IT之家 7 月 5 日消息，据北京大学信息工程学院消息，新基石研究员、信息工程学院院长、广东省存算一体芯片重点实验室主任杨玉超教授团队，联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队等，在国际顶级学术期刊《科学》发表题为“A sub-10-millisecond neural dynamical system based on phase change memristors”的研究成果，在新型神经动力学计算芯片领域取得重大突破。
研究团队成功研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片，突破了相变型忆阻器长期面临的“可控存内计算”国际难题，首次将神经动力学系统的单步运算时延压缩至 2.12 毫秒。
据介绍，神经动力学系统将神经网络的表达能力与微分方程的连续演化机制相结合，在物理世界建模、计算成像等领域具有广泛用途，自神经动力学系统诞生半个世纪以来，如何在保持高精度连续建模能力的同时实现低延迟实时计算，始终是制约该类系统走向实际应用的核心瓶颈。
针对这一问题，团队提出了基于相变型忆阻器的“可控存内计算”新范式，通过调控相变存储器电导漂移与多级电导特性，构建出精准可控的原位存内计算机制，系统性地融合器件物理特性与神经动力学算法，实现了自适应积分步长的原位搜索以及多级电导的存内乘累加计算芯片设计。
基于相变器件两种电导可控特性，采用 40 纳米工艺制造神经动力学芯片，存内计算与步长漂移阵列总面积仅 0.28 平方毫米，并配备编程脉冲生成电路、模数转换器等外围电路。芯片运行频率为 50 MHz，单步积分仅需 9 级流水，最终实现 2.12 毫秒的神经动力学单次迭代计算时延，首次将神经动力学硬件系统运行时间推进到毫秒级时代。
值得一提的是，该方案还显著减少了传统数字硬件中频繁的读写、乘法运算、缓存访问与数据搬运等高开销操作，兼具高精度与实时性。
基于相变型忆阻器的毫秒级神经动力学系统
相关实验结果表明，在执行相同神经动力学运算时，该系统较当前最先进的专用加速器（ASIC）实现 3.82~36.27 倍速度提升以及 11.75~24.73 倍功耗降低；在脑皮层表面重建等高保真脑建模任务中，较 NVIDIA A100 GPU 提速达 50.38~478.18 倍。
这一突破对于脑机接口具有重要启示。未来脑机接口不仅需要读取神经信号，更需要实时理解大脑状态、预测神经动力学演化，并根据反馈进行闭环调控。高保真脑建模能够以毫秒级速度运行，有望为脑机接口提供个体化、动态化、可解释的脑状态模型，使脑机系统从简单信号识别走向实时脑状态建模与智能交互。
基于相变型忆阻器的神经动力学芯片性能
相关工作入选“面向 2030 北京大学重大培育项目”。该研究得到新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、深圳市重点产业研发计划等支持。
新宝策略提示：文章来自网络，不代表本站观点。
